lol比赛下注平台

发 帖  
原厂入驻New
[问答] 请教关于BUCK电路中PMOS驱动问题,波形不正常现象原因
374 BUCK电路 PMOS 驱动电路
分享
异步BUCK,功率器件为PMOS。采用以下驱动电路PMOS参数:Qg=75nC,Ciss=6460pF,Coss=719pF,Crss=535pF

PWM为来自控制器的3.3V驱动信号,MOSG接PMOS的栅极G。
PWM高电平时,Q2饱和导通,PNP管Q4饱和导通,从MOSG抽取电荷,PMOS导通。
PWM低电平时,Q2截止,输入电压一方面通过VIN->R7->R3->D3回路向MOSG注入电流,该回路电阻很大超过50k。
另一方面通过VIN->R7->C3->Q3使Q3饱和导通,Q3饱和导通以后,经过VIN->Q3->D3回路向MOSG注入电流,加快PMOS关断,这个回路电阻很低。
以上是原理简单分析,不准确的请指正。

测试过程中发现某些工况下PMOS的漏极(D)网络标号记为SW,关断信号异常,具体表现为关断时间大大延长,明显超过开通时间,按照设计,关断过程应该快于开通过程。
如下图,通道2为SW网络对GND电压,绿色的通道4为PMOS的栅极对地电压。明显可以看到通道2的下降沿,斜率明显低于上升沿。PMOS栅极关断时,电压在miller平台持续比较长的时间,然后以很慢的斜率继续上升。

进一步测试发现,示波器探针点Q3的发射极前后,MOSG的电压变化比较大,如下图所示:

通道4绿色为Q3的发射极电压,该波形正常,最高电压接近输入电压VIN=8V。
通道1黄色为示波器探针点Q3发射极时的MOSG网络电压,这个看起来是正常的。
通道R1为去掉示波器探针的MOSG网络电压。
仔细观察可以发现,通道1和R1波形,在进入miller平台之前,两个电压是完全重合的,miller电压平台结束之后,出现比较大的差异,通道1电压继续向VIN升高,而通道R1明显低于通道1.
初步怀疑是Q3在miller平台结束后,提前退出了饱和导通状态,不过没法测试,因为示波器探头点Q3的发射极e波形变正常了,如果点Q3的基极b,波形完全乱掉,甚至直接退出CCM状态进入DCM状态。

此外,示波器探头点Q2的集电极c,波形也会变正常。
很奇怪的现象,请做过的朋友帮忙看一下,谢谢。
0
前天 08:00   评论 分享淘帖 邀请回答 举报
10个回答
本帖最后由 xianfajushi 于 2019-12-27 09:06 编辑

个人觉得这样电路设计似乎累赘,对于所谓的加快,觉得未必。
其实还有一条充电回路没说出来,R7-Q4-D3,觉得比Q3更直接。
“另一方面通过VIN->R7->C3->Q3使Q3饱和导通,Q3饱和导通以后,经过VIN->Q3->D3回路向MOSG注入电流,加快PMOS关断,这个回路电阻很低。”这里分析是错的。
C3-R3-Q3:基极电流
VIN-Q3-D3:栅极泄放。
你的R3太大,没电流。
更多操作
前天 09:05 评论

举报


这个电路可能利用开关管的CGS电荷才会比较简单可靠。
多谢回复,你再仔细看一下,Q3基极电流和R3无关,路径为VIN->R7->C3。
实际上,这个问题已经解决了,方案你可以猜一下。
提示:和R3无关。
是不是元件性能指标不良所致
前天 12:51 评论

举报

Q4钳位了。再串二极管?
你的Q4起到的是什么作用
推挽驱动MOS管,只要3颗NPN加上1颗PNP和4~5颗电阻,二极管和电容不要,都比目前还省钱又可靠。目前MOS管缺少S丶G间的并联电阻。
前天 14:33 评论

举报

经典电路只要2个NPN+1二极管+1稳压管+2电阻,比你这个数量少,但是性能却好很多,楼主不妨尝试修改
前天 18:35 评论

举报

撰写答案

你正在撰写答案

如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。

高级模式
您需要登录后才可以回帖 登录 | 注册

我要提问
关闭

站长推荐 上一条 /6 下一条

快速回复 返回顶部 返回列表